banner
Centro de Noticias
La certificación ISO nos diferencia de nuestros competidores.

El chip RFID Gen 2 'más pequeño' mide 125 x 245 μm

Dec 24, 2023

"Hasta donde sabemos, es el chip RFID compatible con Gen2 más pequeño del mundo", según Paul Franzon, profesor de ingeniería eléctrica en la Universidad Estatal de Carolina del Norte.

Estaba hablando de un chip de circuito integrado de 125 x 245 μm presentado en la Conferencia Internacional IEEE sobre RFID.

Tiene una sensibilidad de -2 dBm en la banda de 860-960MHz y su pequeño tamaño se atribuye a “una implementación digital basada en celdas en gran medida estándar que utiliza un enfoque lógico de RF de doble fase, operación de voltaje cercano al umbral y la eliminación de áreas intensivas”. rectificadores, condensadores de almacenamiento y unidades de administración de energía, complejos y menos escalables utilizados en etiquetas RFID convencionales”, según la presentación.

"El tamaño de una etiqueta RFID está determinado en gran medida por el tamaño de su antena, no por el chip RFID", afirmó Franzon. "Pero el chip es la parte cara". Al ser tan pequeño, “en términos prácticos, esto significa que podemos fabricar etiquetas RFID por menos de un céntimo cada una si las fabricamos en volumen”.

Todas menos seis células procedían directamente de la biblioteca de células estándar de la fundición.

Según la investigadora Kirti Bhanushali, el diseño de los circuitos es compatible con una variedad de tecnologías de semiconductores y permitiría incluir circuitos RFID junto con otros circuitos en circuitos integrados valiosos o críticos, por ejemplo.

“Ahora estamos interesados ​​en trabajar con socios de la industria para explorar la comercialización del chip de dos maneras: creando RFID de bajo costo a escala para su uso en sectores como tiendas de comestibles, e integrando etiquetas RFID en chips de computadora para asegurar alto valor. cadenas de suministro”, dijo Franzon.

El documento es 'Una etiqueta RFID compatible con UHF EPC Gen2 principalmente digital de 125 μm × 245 μm en un proceso CMOS de 55 nm'; desplácese hacia abajo hasta S3, el resumen solo está disponible de forma gratuita.

Steve Bush